SB16C554A는 16C550 UART (Universal Asynchronous Receiver Transmitter; 범용 비동기 송수신기 )가 4 채널로 합쳐진 모델입니다. 각 채널은 CPU의 소프트웨어적인 과부하를 덜어주기 위하여 FIFO 모드를 지원합니다.각 채널은 주변기기 혹은 모뎀에서 받은 직렬 데이터를 병렬 데이터로 변환하고 CPU에서 나오는 병렬 데이터를 직렬 데이터로 변환하여 송출합니다. CPU는 SB16C554 UART의 모든 상태를 동작 중 어느 순간에라도 읽을 수 있습니다. 상태 정보에는 전송유형과 상태, 그리고 모든 에러 정보 (parity, overrun, framing, 또는 break interrupt)가 포함됩니다. SB16C554A UART 반도체는 모든 모뎀 신호들을 제어할 수 있으며 사용자의 요구에 따라 인터럽트들을 프로그램 할 수 있으며 이는 통신 링크를 처리하는데 유용하게 사용할 수 있습니다.

향상된 기능

SB16C554A는 진보된 기능을 다양한 현장에서 적용할 수 있습니다. 이 기능은 쉽고 간단하게 개발할 수 있고 강력한 설계가 가능합니다. 아래의 특징은 SB16C554A를 통해서 강력한 기능을 유일하게 합니다. SB16C554A 의 데이터쉬트를 참조하여 확인할 수 있습니다.

16 Byte FIFO

SB16C554A는 16byte TX/RX FIFO CPU 에서 발생되는 과도한 소프트웨어 부하를 감소시킵니다. 이 경우 내부 FIFO 들을 활용하고 16 바이트에 추가된 3 비트의 오류 데이터 사이에서 바이트당 FIFO를 보내거나 송신 FIFO The FCR (FIFO 제어 레지스터), 기록 전용 레지스터, FIFO 사용 trigger level 을 설정하여 보내거나 DMA 신호 타입을 선택 할 수 있습니다.

프로그램 가능한 Baud Rate 생성

SB16C554A 프로그램 가능한 Baud Rate 로 생성하거나 시간 부분을 이분화 하여 입력 클럭 1 ~ 261 범위나 내부 16X 클럭으로 내부 회로로 동작합니다. 항상 준비되어 사용될 수 있도록 이 클럭을 수신되는 회로를 통해 구동됩니다. 개별적으로 Baud Rate 설정을 바꿔 선택하거나 Baud rate 를 적절하게 나누어 생성 할 수 있습니다.

우선순위 인터럽트 시스템 제어

소프트웨어적으로 과부화 되는 시간 동안 데이터 전송을 제공하기 위해 SB16C554A는 우선순위 인터럽트의 수신 라인 상태나 초기 송신 데이터, 빈 수신 정지 레지스터, 4 레벨의 모뎀 상태, 인터럽트 증명 레지스터를 통해서 읽어 들입니다. CPU 에서는 IIR (인터럽트 증명 레지스터), SB16C554A 에서 정지된 모든 인터럽트와 CPU에 우선적으로 높게 측정된 인터럽트를 통해 승인됩니다.

독특한 시리얼 연결 구성 지원

사용자들은 설계 할 때 시리얼 인터페이스를 특징적으로 5, 6, 7, 8 비트로 구성 할 수 있습니다. 병렬 데이터를 시리얼 데이터로 교체할 수 있으며 이 비트들은 사용자가 선택할 수 있습니다. 사용자는 개발자들은 프로그램 시 5~8 비트로 간편하게 결정 할 수 있다. 짝수나 홀수 페리티 신호 없이 시리얼 데이터로 전환되며 짝수, 홀수 페이티 신호 없이도 선택하고 프로그램 할 수 있습니다. 1, 1.5, 2 정지 비트 동일하게 만든다. 시리얼 데이터를 1, 1.5, 2 정지비트로 전환하여 선택하고 프로그램 할 수 있습니다.

잘못된 시작비트 탐지

SB16C554A 잘못된 시작 비트 데이터를 받을 수 있습니다. 시리얼 데이터가 도착하면, 시작비트들은 low 가 되며 SB16C554 는 인지합니다. SB16C554A 는 시작 비트가 low 상태로 되는 것을 점검합니다. 만약 low 로 유지되면 SB16C554A는 올바른 시작비트나 High 신호로 회복합니다. SB16C554A 는 잘못된 시작비트로 간주합니다.

Generates or Detects 라인 중단

SB16C554A의 LCR (라인 제어 레지스터)는 중단 신호 0 (zero) 를 생성하여 TXD 로 출력 할 수 있습니다. 사용자들은 이 기능을 사용하여 원하는 대로 생성하여 TXD 출력을 0을 할 수 있고 SB16C554A 는 항상 라인 중단을 감지할 수 있다. 이후 시작비트가 도달되며 데이터 및 정지 비트가 끝 가지 0으로 유지되어 SB16C554A 는 라인 중단을 인지합니다.

내부 특정 능력

SB16C554A는 통신연결 오류 부분을 순환하여 바로잡는 채널을 제공됩니다. 한 비트 안에 MCR (Modern Control Register) 모드가 사용됩니다. 이 진단모드는 데이터가 송신될 때 즉시 수신합니다. 이 프로세스를 통해 검증된 부분의 송신 데이터를 받아 시리얼 채널을 선택할 수 있습니다.